Tạo Trắc Nghiệm
Tạo đề

200 câu hỏi trắc nghiệm kiến trúc máy tính – Phần 2

49 câu · Đề ôn tập tổng hợp

12/49 câu đang cập nhật đáp án (ghi rõ ở từng câu), chưa tính điểm; điểm tính trên 37 câu còn lại.

Xem trước: đọc nhanh mọi câu dạng chữ, chưa tính giờ, chưa hiện đáp án.
Luyện tập: chọn đáp án là biết đúng sai ngay, kèm lời giải.
Thi thử: nộp bài mới chấm điểm và hiện lời giải.

Câu 1

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

Đáp án và lời giải

Đáp án: B

Câu 2

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: C

Câu 3

Đề gốc thiếu hình của câu này, đang bổ sung
Cho chip nhớ như hình vẽ, đây là ký hiệu của:
  • ASRAM 4K x 8 bit
  • BDRAM 4 K x 8 bit
  • CSRAM 2K x 8 bit
  • DDRAM 2 K x 8 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 4

Đề gốc thiếu hình của câu này, đang bổ sung
Cho chip nhớ như hình vẽ, đây là ký hiệu của:
  • ASRAM 8K x 16 bit
  • BDRAM 8K x 16 bit
  • CSRAM 64M x 16 bit
  • DDRAM 64M x 16 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 5

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:

Đáp án và lời giải

Đáp án: D

Câu 6

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: B

Câu 7

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: A

Câu 8

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: B

Câu 9

Khi CPU truy nhập cache, có hai khả năng sau:

Đáp án và lời giải

Đáp án: A

Câu 10

Cache hoạt động nhờ vào nguyên lý:

Đáp án và lời giải

Đáp án: D

Câu 11

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

Đáp án và lời giải

Đáp án: C

Câu 12

Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

Đáp án và lời giải

Đáp án: A

Câu 13

Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

Đáp án và lời giải

Đáp án: B

Câu 14

Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

Đáp án và lời giải

Đáp án: C

Câu 15

Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

Đáp án và lời giải

Đáp án: C

Câu 16

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: B

Câu 17

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: C

Câu 18

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: B

Câu 19

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: D

Câu 20

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: D

Câu 21

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: C

Câu 22

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: C

Câu 23

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đáp án và lời giải

Đáp án: D

Câu 24

Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

Đáp án và lời giải

Đáp án: C

Câu 25

Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

Đáp án và lời giải

Đáp án: C

Câu 26

Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: B

Câu 27

Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:

Đáp án và lời giải

Đáp án: A

Câu 28

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

Đáp án và lời giải

Đáp án: A

Câu 29

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: C

Câu 30

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: D

Câu 31

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

Đáp án và lời giải

Đáp án: B

Câu 32

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: D

Câu 33

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

Đáp án và lời giải

Đáp án: C

Câu 34

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:
  • A4K x 4 bit để có modul nhớ 8K x 4 bit
  • B8K x 4 bit để có modul nhớ 16K x 4 bit
  • C8K x 4 bit để có modul nhớ 8K x 8 bit
  • D4K x 4 bit để có modul nhớ 4K x 8 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 35

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:
  • A32K x 8 bit để có modul nhớ 32K x 16 bit
  • B16K x 8 bit để có modul nhớ 32K x 8 bit
  • C32K x 4 bit để có modul nhớ 32K x 8 bit
  • D16K x 16 bit để có modul nhớ 32K x 16 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 36

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:
  • A32K x 8 bit để có modul nhớ 32K x 16 bit
  • B16K x 4 bit để có modul nhớ 32K x 8 bit
  • C16K x 4 bit để có modul nhớ 16K x 16 bit
  • D32K x 4 bit để có modul nhớ 32K x 16 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 37

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:
  • A4K x 4 bit để có modul nhớ 4K x 8 bit
  • B4K x 2 bit để có modul nhớ 4K x 8 bit
  • C8K x 4 bit để có modul nhớ 8K x 8 bit
  • D8K x 2 bit để có modul nhớ 16K x 2 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 38

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:
  • A2K x 4 bit để có modul nhớ 4K x 4 bit
  • B2K x 4 bit để có modul nhớ 4K x 8 bit
  • C2K x 4 bit để có modul nhớ 2K x 8 bit
  • D4K x 4 bit để có modul nhớ 8K x 4 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 39

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:
  • A32K x 8 bit để có modul nhớ 32K x 16 bit
  • B16K x 8 bit để có modul nhớ 32K x 8 bit
  • C32K x 8 bit để có modul nhớ 64K x 16 bit
  • D32K x 8 bit để có modul nhớ 64K x 8 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 40

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:
  • A2K x 8 bit để có modul nhớ 8K x 8 bit
  • B2K x 4 bit để có modul nhớ 8K x 8 bit
  • C1K x 4 bit để có modul nhớ 4K x 4 bit
  • D1K x 4 bit để có modul nhớ 4K x 8 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 41

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:
  • A4K x 8 bit để có modul nhớ 16K x 8 bit
  • B8K x 8 bit để có modul nhớ 32K x 8 bit
  • C8K x 8 bit để có modul nhớ 16K x 8 bit
  • D8K x 16 bit để có modul nhớ 16K x 16 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 42

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:
  • A8K x 4 bit để có modul nhớ 16K x 8 bit
  • B8K x 4 bit để có modul nhớ 16K x 4 bit
  • C8K x 8 bit để có modul nhớ 16K x 8 bit
  • D8K x 8 bit để có modul nhớ 16K x 16 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 43

Đề gốc thiếu hình của câu này, đang bổ sung
Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:
  • A4K x 4 bit để có modul nhớ 16K x 8 bit
  • B8K x 8 bit để có modul nhớ 8K x 16 bit
  • C8K x 8 bit để có modul nhớ 16K x 8 bit
  • D4K x 4 bit để có modul nhớ 8K x 8 bit

Câu này chưa tính điểm. Đáp án sẽ được cập nhật sớm.

Câu 44

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Đáp án và lời giải

Đáp án: B

Câu 45

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Đáp án và lời giải

Đáp án: B

Câu 46

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Đáp án và lời giải

Đáp án: B

Câu 47

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Đáp án và lời giải

Đáp án: B

Câu 48

Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: B

Câu 49

Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:

Đáp án và lời giải

Đáp án: A